摘要
评价指标
  当前，电子信息化高速发展，电子产品成了日常生活中必不可少的一部分。移位寄存器在大部分电子产品中是必不可少的一部分。本论文介绍了实现并行存取的四位移位寄存器的设计过程，从电路的构思到整个电路的完成以及其版图的设计都有一个详细的描述。所设计的寄存器在时钟脉冲的控制下，实现数据的并行输入、并行输出，串行输入并行输出等功能。整个设计过程全部在LINUX系统下用Cadence软件进行设计的，用Cadence软件进行电路设计并仿真。最后,利用Cadence软件进行版图的设计名字对联,电气规则的检查和LVS的对比匹配验证。
关键词：寄存器；并行存取；版图
Abstract
At present, the rapid development of electronic information technology, electronics has become an indispensable part of daily life. Most of the shift register in electronic products is essential. This paper describes the realization of access to the four parallel shift register the design process, from concept to the circuit as a whole circuit of its territory and the completi
on of the design has a detailed description. The design of the register under the control of the clock, the parallel data input, output parallel, serial input parallel output functions. The entire design process in LINUX system with Cadence software designed and was used Cadence software for circuit design and simulation. Finally, use Cadence software to design the territory, electrical inspection rules and LVS comparison of the match to verify.

Key words: register; parallel access; territory
目  录
引言    1
1  设计要求    1
2  电路构思及其理论    1
2.1 设计思路    1
2.2 设计构思的理论依据    2
2.2.1 寄存器描述    2
2.2.2 移位寄存器的特点和分类    2
3  系统电路的设计及原理说明    2
3.1 系统框图及说明    2
3.2 电路设计说明    3
3.3 关键器件介绍    4
3.3.1 边沿D触发器    5
3.3.2 3个二输入与非门构成的选择器    6
4  仿真验证叙述及效果分析    6
4.1 电路仿真    6
4.2电路仿真结果分析    6
政府采购工作总结5  工程设计    7
5.1 Cadence软件介绍    7
5.2 电路设计    7
5.3 版图设计及验证    8
5.3.1 版图设计    8
5.3.2 版图验证    9
6  调试测试分析    10
7  结束语    10
参考文献    11
附  录    12



引言
亲密恐惧症
当今电子信息化的社会，电子产品在日常生活中随处可见。而移位寄存器作为其构成的一个很小的部份，无论是计算机这样复杂的电子产品还是像乘法器等这样简单的电子产品，都少不了对移位寄存器的利用，所以对移位寄存器的设计尤为重要。以下就四位移位寄存器的设计方法和过程作一个简要说明。
1  设计要求
此次要进行的是四位移位寄存器设计，它所要实现的是并行存取的功能。所要达到的技术指标是：
（1）使用工艺：1.0um硅栅工艺(cadence)
折纸荷花（花地毯2）供电电源：5V
（3）输入输出方式：并行存取，CMOS电平
2  电路构思及其理论
2.1 设计思路
要设计一个四位移位寄存器来实现并行存取的功能，首先就要考虑到用触发器作为寄存单元，一个触发器可以存储一位二进制代码，存放四位二进制代码的寄存器，需用四个触发器来实现。触发器可以采用RS触发器、JK触发器和D触发器等。其次，因为要实现它是并行存取的功能，就必须具有并行串行输入和并行输出的功能，进而实现寄存器的移位功能。但是串行输入和并行输入不能同时进行，所以必须有一个并行和串行输入的工作方式控制端口，来控制并行串行输入方式，来实现寄存器的并行输入输出和串行输入移位功能。还有，并行输入或串行输入时也需一个时钟脉冲来进行触发，它们的时钟脉冲可以是同一个时钟脉冲也可是两个不同的时钟脉冲，但是如果是两个不同的时钟脉冲的话，就必须设计也一个逻辑电路，让这两个时钟脉冲通过这个逻辑电路后，只能选择其中一个信号
输出，而另一个信号被禁止。这样可以用其中之一作为并行输入时的时钟脉冲，而另一个用来作为串行输入时的时钟脉冲。在这里为了电路简单，优先采用同一个时钟作为电路触发时的脉冲。最后，要实现它的移位功能，就是在串行输入的情况下，前级的上次输出作为下级的后一次输出。所以可以利用前级的输出作为下级的输入的办法来实现数据的移位功能。
2.2 设计构思的理论依据
2.2.1 寄存器描述
寄存器在数字电路中，是用来存放二进制数据或代码的电路。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一位二进制代码，存放N位二进制代码的寄存器，需要用N个触发器来构成。
2.2.2移位寄存器的特点和分类
从逻辑结构上看，移位寄存器有以下两个显著特征：(1)移位寄存器是由相同的寄存单元所组成。一般说来，寄存单元的个数就是移位寄存器的位数。为了完成不同的移位功能，每
个寄存单元的输出与其相邻的下一个寄存单元的输入之间的连接方式也不同。(2)所有寄存单元共用一个时钟。在公共时钟的作用下，各个寄存单元的工作是同步的。每输入一个时钟脉冲，寄存器的数据就顺序向左或向右移动一位。通常可按传输方式的不同对CMOS移位寄存器进行分类。移位寄存器的数据输入方式有串行输入和并行输入之分。串行输入就是在时钟脉冲作用下，把要输入的数据从一个输入端依次一位一位地送入寄存器；并行输入就是把输入的数据从几个输入端口同时送入寄存器。
  在CMOS移位寄存器中，有的品种只具有串行或并行中的一种输入方式，但也有些品种同时兼有串行和并行两种输入方式。串行输入的数据加到第一个寄存单元的D端，在时钟脉冲的作用下输入，数据传送速度较慢；并行输入的数据一般由寄存单元的R、S端送入，传送速度较快。移位寄存器的移位方向有右移和左移之分。右移是指数据由左边最低位输入，依次由右边的最高位输出；左移时，右边的第一位为最低位，最左边的则为最高位，数据由低位的右边输入，由高位的左边输出。
  移位寄存器的输出也有串行和并行之分。串行输出就是在时钟脉冲作用下，寄存器最后一位输出端依次一位一位地输出寄存器的数据；并行输出则是寄存器的每个寄存单元均有输出。
3  系统电路的设计及原理说明
3.1 系统框图及说明
整个电路由四个模块组成，其中包括时钟脉冲、工作控制电路、寄存电路、和输出及传输四个部份。时钟脉冲是CLK，CLK是整个电路的控制时钟；工作控制电路由从PE端接入的非门和3个由二与非门构成的电路所组成的电路构成；寄存电路则为上边沿触发的D触发器，触发器作为一个寄存器，当时钟CLK上升时，电路开始工作，数据从输出端输出，而且输出的数据又送入下一级的电路中；即前一级的输出作为下一级的输入从而实现数据的传输，从而实现数据的右移功能其系统框图见图3.1。